本资源包含基于FPGA的Verilog语言实现的十字路口交通灯控制系统，适用于Quartus 9.1平台。内含详细设计文档和源代码，适合学习与研究使用。
基于FPGA verilog设计的十字路口交通灯实验Quartus9.1工程源码及设计说明文件可以作为学习参考。
模块traffic定义了输入输出端口，并初始化内部信号：
```verilog
module traffic(CLK,EN,LAMPA,LAMPB,ACOUNT,BCOUNT);
output[7:0] ACOUNT, BCOUNT;
output[3:0] LAMPA, LAMPB;
input CLK, EN;
reg [7:0] numa,numb; //用于存储计数值
reg tempa,tempb;
reg [2:0] counta,countb;
//设置各交通灯的持续时间初始化值，红灯的时间由另一个方向黄绿灯计算得出。
always @(EN) if(!EN)
begin
ared <= 8d55;
ayellow <= 8d5;
agreen <= 8d40;
aleft <= 8d15;
bred <= 8d65;
byellow <= 8d5;
bleft <= 8d15;
bgreen <= 8d30;
assign ACOUNT = numa; //输出A方向的计数值
assign BCOUNT = numb; //输出B方向的计数值
//控制A方向四种灯的状态变化模块：
always @(posedge CLK)
begin
if(EN) begin
if(!tempa) begin
tempa <= 1;
case(counta)
0: begin numa<=agreen; LAMPA<=2; counta<=1; end //状态0：直行绿灯亮，输出LAMPA=0010；进入下一个状态
1: begin numa<=ayellow; LAMPA<=4; counta<=2; end //状态1：黄灯亮，输出LAMPA=0100；进入下一个状态
2: begin numa<=aleft; LAMPA<=1; counta<=3; end //状态2：左转绿灯亮，输出LAMPA=0001；进入下一个状态
3: begin numa<=ayellow; LAMPA<=4; counta<=4; end //状态3：黄灯亮，输出LAMPA=0100；进入下一个状态
4: begin numa<=ared; LAMPA<=8; counta<=0; end //状态4：红灯亮，输出LAMPA=1000；回到初始状态
default: LAMPA <= 8;
endcase
end else begin //计时器递减逻辑
if(numa>1) if(numa[3:0]==0) {numa[3:0] = 4b1001; numa[7:4] -= 1;} else numa[3:0]-= 1;
if (numa==2) tempa<=0; //计时结束，重新开始状态变化判断
end
end else begin LAMPA <= 8; end
```
这段代码描述了如何通过Verilog语言在FPGA上实现一个十字路口交通灯控制系统。
5星
