计算机系统结构测试题.doc

简介：
《计算机系统结构测试题》包含了针对计算机系统结构课程的核心知识点设计的一系列试题，旨在帮助学生深入理解并掌握相关理论与应用。 ### 计算机系统结构知识点解析 #### 一、Flynn分类中的四种计算机系统结构特点 **1. SISD (Single Instruction Stream, Single Data Stream)** - **定义**: 单指令流单数据流，是最传统的计算机体系架构类型。 - **特点**: - 只有一个处理器执行单一指令流。 - 处理器在同一时间处理一条指令。 - 数据存储通常是顺序的。 - 适用于大多数传统计算机和微型计算机。 **2. SIMD (Single Instruction Stream, Multiple Data Streams)** - **定义**: 单指令流多数据流，用于处理大量并行数据的情况。 - **特点**: - 由一个控制器控制多个处理器。 - 所有处理器在同一时刻执行相同的指令。 - 不同的数据被分配给不同的处理器处理。 - 广泛应用于图像处理、科学计算等领域。 **3. MISD (Multiple Instruction Streams, Single Data Stream)** - **定义**: 多指令流单数据流，较少见的体系结构类型。 - **特点**: - 多个处理器同时执行不同的指令。 - 使用共享数据源。 - 实现难度较大，主要用于某些特殊应用领域。 - 例如，某些信号处理系统可能会采用这种架构。 **4. MIMD (Multiple Instruction Streams, Multiple Data Streams)** - **定义**: 多指令流多数据流，现代并行计算机和分布式系统的主要架构。 - **特点**: - 每个处理器独立执行不同的指令。 - 每个处理器有自己的数据集。 - 支持高度并行化的任务处理。 - 适用于复杂的大规模并行计算环境，如超级计算机和云计算平台。 #### 二、Cache与主存加速比计算 **问题**: 高速缓存 Cache 的工作速度是主存的5倍，Cache 被访问命中的概率为90%，采用 Cache 后，能使整个存储系统的加速比达到多少？ **解答**: - 设主存访问时间为 (T_m)，Cache 访问时间为 (T_c)。其中 (T_c = \frac{1}{5} T_m)。 - Cache 的命中率 (H = 90\% = 0.9)。 - Cache 未命中的概率为 (1 - H = 0.1)。 - 使用缓存后的平均访问时间为: [ T_{avg} = H \times T_c + (1-H) \times T_m = 0.9 \times \frac{1}{5}T_m + 0.1 \times T_m = 0.28T_m ] - 因此，加速比为： [ text{Speedup} = \frac{T_m}{T_{avg}} = \frac{T_m}{0.28T_m} = \frac{1}{0.28} \approx 3.57 ] - 结论: 使用 Cache 后，能使整个存储系统的加速比达到约 3.57 倍。 #### 五、浮点运算单元性能优化 **问题**: 分析两种设计方案实现求浮点数除法 FPMUL 对系统性能提高的影响。 1. **增加专门的 FPMUL 硬件** - Fe = 15% (FPMUL 操作占总时间的比例) - Se = 10 (加速比) - 加速比 \(SFPDIV = \frac{1}{(1-Fe) + \frac{Fe}{Se}} = \frac{1}{0.85 + 0.015} \approx 1.18\) 2. **提高所有 FP 运算指令的执行速度** - Fe = 40% (所有 FP 运算指令占总时间的比例) - Se = 1.4 (加速比) - 加速比 \(SFP = \frac{1}{(1-Fe) + \frac{Fe}{Se}} = \frac{1}{0.6 + 0.2857} \approx 1.25\) **结论**: 提高所有 FP 运算指令的执行速度方案对整体系统性能提升更大。 #### 六、流水线模型机指令调度 **1. 时序图绘制** - 通过绘制时序图，可以清晰地看到指令执行过程中各个阶段的状态变化。 - 特别是在循环结构中，`load` 指令的结果需要被后续的 `addi r2, r1, 10` 使用。这种情况下可以通过适当的前推技术减少等待时间。 **2. 控制信号值** - 在指令序列中，当 `addi r2, r1, 10` 进入 EXE 级时: - ADEPEN = 3 或