
用Verilog语言实现秒表功能
5星
- 浏览量: 0
- 大小:None
- 文件类型:None
简介:
本项目采用Verilog硬件描述语言设计并实现了具有计时功能的数字秒表,适用于FPGA开发板上的验证和应用。
用Verilog实现一个秒表的功能如下:
- 第一下按键开始计时:S2 = 3d2,
- 第二下按键记录ftime并继续计时:S3 = 3d3,
- 第三下按键记录stime并停止计时:S4 = 3d4,
- 第四下按键显示第一名时间:
- 按键第五次清零,使ftime和stime归零。
全部评论 (0)
还没有任何评论哟~


