
基于Verilog HDL的FPGA项目实现m序列2PSK调制与解调,采用相干解调技术,并包含testbench文件及测试报告。
5星
- 浏览量: 0
- 大小:None
- 文件类型:None
简介:
本项目使用Verilog HDL在FPGA上实现了m序列2PSK的调制与解调功能,采用了相干解调技术,并提供了详细的testbench文件和测试报告以验证其性能。
基于Verilog HDL的FPGA工程实现了m序列的2PSK调制解调功能,并使用乘法器进行相干解调。该工程包含testbench文件、仿真视图以及测试报告。代码未严格按照标准编写,仅供参考;仅支持Quartus 17.0版本,其他版本需要重建IP核。
全部评论 (0)
还没有任何评论哟~


