基于FPGA的五段流水线CPU设计【100010244】

简介：
本项目基于FPGA平台，实现了一种具有五段流水线结构的CPU设计。通过优化指令执行流程，显著提升了处理器性能和运行效率。文档编号: 100010244。 本课程设计的总体目标是利用 FPGA 及其相关外围器件，在之前的单周期 CPU 实验基础上，将其移植到 FPGA 开发板上并实现正确运行，并进一步改造为五段流水线结构的 CPU。所设计的流水线 CPU 系统需要支持自动和手动调试两种工作模式，能够准确执行存储在主存中的程序指令，并通过 LED 和数码管等设备实时显示主要的数据流与控制信号，便于监控和调试。 对于五级流水线的设计，则需采用气泡、重定向及分支预测技术来处理数据冲突和控制冲突等问题。此外还要求系统具备中断请求的支持功能。尽可能地利用 EDA 软件或仿真工具对模型机系统的各个组件进行仿真实验与功能性验证，确保设计的完整性和准确性。