
基于Verilog的三八解码器设计
5星
- 浏览量: 0
- 大小:None
- 文件类型:None
简介:
本项目基于Verilog语言实现了一个简单的三八解码器的设计与仿真,通过逻辑门和触发器的应用展示了数字电路的基本原理。
使用Xilinx ISE 10.1编写的三八译码器的Verilog代码。
全部评论 (0)
还没有任何评论哟~


简介:
本项目基于Verilog语言实现了一个简单的三八解码器的设计与仿真,通过逻辑门和触发器的应用展示了数字电路的基本原理。
使用Xilinx ISE 10.1编写的三八译码器的Verilog代码。


