本简介提供CXL（Compute Express Link）3.1标准第七章内容的中文翻译概览，涵盖高速互连技术的最新规范和应用。
### CXL3.1 第7章节知识点解析
#### 7.1 交换机概述
**7.1.1 单一 VCS (虚拟 CXL 交换机)**
- **架构概览**: 单一 VCS 包含一个上行端口（USP）和一个或多个下行端口（DSP）。这种配置类似于简单的交叉开关，当只有一个VCS时，系统表现为一条总线。
- **规则与限制**:
- 必须包含至少一个 USP。
- 至少需要有一个 DSP。
- 所有的 DSP 都必须支持 CXL 模式或 PCIe 模式。
- 非 MLD（Multi-Lane Device）端口支持单一虚拟层级（vPPB）。
- DSP 必须兼容 RCD 模式，该模式不支持热插拔，并且只支持 68B 的 flit 模式。
- 必须支持 CXL 扩展 DVSEC 功能，用于实现 CXL.io 解码。
- **Fabric Manager (FM)**: 在单 VCS 配置中 FM 是可选的。
**7.1.2 多 VCS (多虚拟通道交换机)**
- **架构概览**: 多 VCS 包含多个 USP 和一个或多个 DSP，支持更复杂的连接选项。
- **规则与限制**:
- 必须包含多个 USP。
- 每个 VCS 至少有一个 DS vPPB。
- 每个 DSP 需要绑定到 PPB 或 vPPB 上。
- FM 在多 VCS 中是可选的，但若需要管理热插拔或支持 MLD 端口，则必须使用 FM。通过 FM 可以重新分配 DSP 到不同的 VCS 之中。
- 每个 USP 和其关联的 DS vPPBs 形成一个单独的 VCS，并遵循单 VCS 的规则运行。
- 所有非 MLD 端口支持单一虚拟层级。
- DSP 必须兼容 RCD 模式。
- **FM 角色**:
- FM 可用于管理热插拔流程。
- 通过 FM，可以将 DSP 分配到不同的 VCS 中。
**7.1.3 多 VCS 带 MLD 端口**
- **架构概览**: 多 VCS 配置还包括支持多路连接的端口（MLD），提供更高级别的内存池化和其他特性。
- **规则与限制**:
- 必须包含多个 USP。
- 每个 VCS 至少有一个 DS vPPB。
- 支持 MLD 的 DSP 可以连接到最多 16 个 USP 上。
- FM 协调管理热插拔流程，可以重新分配 DSP 到不同的 VCS 中。
- 配置后每个 USP 和其关联的 vPPBs 形成一个单独的 VCS，并遵循单 VCS 的规则运行。
- DSP 必须兼容 RCD 模式。
- **MLD 特点**:
- 提供了更高的灵活性和可扩展性。
- 支持更复杂的内存池化方案。
**7.1.4 vPPB 排序**
- **排序规则**:
- VCS 内的 vPPBs 顺序为，首先是 USP vPPB，然后是按照设备号和功能号递增顺序排列的 DSP vPPBs。
- 这意味着所有按设备号升序排列的功能0 的vPPBs 排在前，接着是所有按设备号升序排列的功能1 的vPPBs 依此类推。
- **实例**:
- 对于一个有65个DSP vPPB的交换机，如果其USP vPPB被分配了总线编号为3，则排序将依照上述规则进行。
- 这种排序同样适用于存在多功能vPPB但并非所有设备号都被使用的场景。例如，对于一个包含8个DSP vPPB的交换机，若其USP vPPB被分配了总线编号3，那么DSP vPPBs 的呈现方式将按照上述规则排列。
通过以上分析可以看出，CXL 3.1 标准中的交换机配置涵盖了从简单的单VCS 到更复杂的多 VCS 和带 MLD 端口的多 VCS 配置。这些配置不仅支持基本的数据传输需求，还提供了如热插拔管理和内存池化等高级功能，从而提高了系统的灵活性和可扩展性。
5星
