
基于VHDL的语言设计秒表
5星
- 浏览量: 0
- 大小:None
- 文件类型:None
简介:
本项目旨在使用VHDL语言进行数字系统设计,具体实现一个功能完备的电子秒表。通过编程实践,深入理解硬件描述语言的应用与逻辑电路的设计方法。
使用Quartus II对本设计进行编译和仿真。首先创建工程, 使用文本编辑器输入所有模块的源程序,并将G-1DE.vhd设为顶层文件。把本设计中的所有设计文件添加进工程后,先分别编译每个模块以查找并修正错误,然后连接各个模块并将项目保存下来。最后进行全程编译并通过之后就可以开始仿真工作。
全部评论 (0)
还没有任何评论哟~


