本项目为《数字逻辑》课程设计的一部分,专注于开发一款弹道计时器。通过运用Verilog等硬件描述语言实现计时与显示功能,旨在提高学生在数字系统设计方面的实践能力。
数字逻辑课程设计是一个已经完成的工程,可以直接运行。此项目需要使用Proteus 8 Professional模拟器软件打开。
功能分析如下:弹道计时器的主要作用是测量子弹等发射物穿过起始传感器和终止传感器之间所需的时间,并将该时间显示出来。因此,这个计时器由方波信号发生器、控制电路、计数器以及译码显示器等多个部分构成。当控制电路接收到起始传感器产生的信号ST后,在一定频率的脉冲作用下启动计数器开始计数;一旦接收到终止传感器生成的信号SP,则令计数器停止工作。这样一来,通过统计到的脉冲数量可以直接反映子弹等发射物穿过两个传感器之间所需的时间。