Advertisement

32位MIPS CPU-源码，支持57条NSCSCC（龙芯杯）指令，于2017年夏季在mips32-CPU平台运行。

  • 5星
  •     浏览量: 0
  •     大小:None
  •      文件类型：None

简介：
mips-32 CPU： 具备电插座功能的32位MIPS处理器，能够执行2017年夏季第一届的57条指令。 作者： ， 目录/SoC：该SoC项目在Xilinx平台上进行运行：版权声明：Vivado 2017.1 IDE。 /src：由Verilog HDL语言实现的CPU的硬件描述语言源代码。 /src/controller - CPU控制器模块 /src/Datapath - CPU的数据通路 /test：包含指令RAM和数据RAM的测试文件 /test/func_test - 24万条指令的功能测试，旨在验证其正确性。 /test/pref_test - 对10个基准程序的性能进行测试，以评估其效率。 /test/memory_game 测试整个SoC系统的程序和硬件环境提供的实验盒，以及Xilinx Artex-7 FPGA上的实现。 关于CPU：该处理器采用五级管道结构，小端字节序，并且始终保持在内核模式下，支持57条MIPS指令，并与多个Xilinx IP内核集成，同时提供配套的操作说明和详细的操作指南。

全部评论 (0)

还没有任何评论哟~
客服
客服
客服关闭
  • MIPS32-CPU: 支持57条NSCSCC指令的32位MIPS处理器源码（2017年夏季版）
    优质
    本项目提供一个支持57条NSCSCCC指令的32位MIPS处理器源代码，适用于学术研究与教学。此版本更新于2017年夏季，优化了性能并修复了一些已知问题。 MIPS-32 CPU支持2017年夏季第一届发布的57条指令。该项目在Xilinx平台上运行，并使用Vivado 2017.1 IDE开发环境。CPU的HDL源代码由Verilog HDL实现，包括控制器部分和数据路径。 测试文件位于指令RAM和数据RAM上，包含功能测试（约24万条指令）以及性能测试（十个基准程序）。此外还有一个用于测试整个SoC系统的硬件环境程序。 该MIPS-32 CPU具有五级流水线单周期架构，并采用小端模式。CPU始终处于内核模式并支持57条标准的MIPS指令集。同时，它与多个Xilinx IP核心集成在一起以实现配套功能和操作说明。
  • 32位MIPS单周期CPU，可执行16条指令
    优质
    本项目设计并实现了一个基于32位MIPS架构的单周期处理器，能够高效执行包括算术、逻辑运算在内的16种基本指令。 MIPS（Microprocessor without Interlocked Pipeline Stages）是一种精简指令集计算机（RISC）架构，在教学、研究及嵌入式系统设计领域中被广泛应用。在32位的MIPS单周期CPU中，我们关注的是如何在一个单一时钟周期内完成一条指令的执行过程。这与传统的多周期CPU不同，后者通常需要多个时钟周期来处理指令的不同阶段如取指、解码、运算、存储和转发。 该架构支持32位的数据及指令处理能力，这意味着它能够访问最大4GB（即2^32）的空间，并且可以执行32位的数值操作。此外，其指令集也是由固定的32位编码组成，这使得它可以包含更多的操作类型。 在单周期CPU设计中，所有必要的电路在一个时钟周期内并行工作，包括取指、解码、运算、内存访问和结果写回等步骤。这种简化了的硬件结构减少了延迟时间，但可能限制了处理器的速度，因为它无法处理复杂的指令流水线或资源冲突。 MIPS32位单周期CPU可以实现16种基本指令集，涵盖了基础算术逻辑操作（如加法、减法）、条件及无条件跳转、数据加载和存储等。这些指令的执行依赖于专门设计的硬件单元来完成各种任务：例如，用于解码指令的功能块；进行运算的算数逻辑单元（ALU）；处理寄存器间的数据交互以及内存访问的操作。 文件名“mips32CPU单周期.circ”可能代表了一个描述该处理器内部结构和工作流程的具体仿真模型或电路图。通过这个文件，可以详细了解每一个硬件组件及其协作方式。 简而言之，MIPS架构下的32位单周期CPU是计算机体系结构中的一个核心概念。它以简单的硬件设计实现了高效的指令执行，并提供了一种在性能与复杂性之间找到平衡的解决方案。这种类型的处理器特别适合于教学和应用实践场景中使用，对于理解计算机底层运作原理具有很高的教育价值。
  • 32位MIPS单周期CPU 实现16条指令
    优质
    本项目设计并实现了一个32位MIPS架构的单周期CPU，能够执行包括算术、逻辑和数据传输在内的16条基础指令。通过Verilog硬件描述语言完成电路模块的设计与仿真验证，确保处理器正确无误地运行各种测试案例。 32位MIPS单周期CPU可以实现16条指令。
  • MIPS 54条指令的CPU
    优质
    这是一个基于MIPS架构设计并实现的微型计算机处理器项目，该处理器仅使用了MIPS指令集中的54条指令，适用于教学和研究用途。 计算机组成原理课程设计要求使用Verilog HDL在Vivado上编写一个54条指令的CPU，并能在N4板上下板运行。具体的MIPS指令集内容可在实验报告中的cputest文件夹中找到，该文件夹内有测试指令文本用于前仿真时读取到内存并输出结果进行验证。由于前仿真的测试代码与最终下板使用的代码在频率和文件读写等方面存在一些差异（这些差异已在注释中说明），需要稍作调整即可使用。实验报告中有详细的CPU设计图供参考。
  • 基于MIPS指令集的32位CPU VHDL设计（含源码）
    优质
    本项目提供了一种基于MIPS指令集的32位CPU的VHDL设计方案及完整源代码，适用于硬件描述与仿真。 本段落的主体部分首先详细描述了处理器各个独立功能模块的设计，为后续的整体设计实现提供逻辑支持。随后按照单周期、多周期、流水线的顺序，循序渐进地围绕指令执行过程中需经历的五个阶段，详细阐述了三个版本的处理器中各阶段的逻辑设计。在完成所有版本CPU的整体逻辑设计后，通过Quartus II时序仿真软件在所设计的CPU上运行测试程序，并且测试输出波形验证了处理器逻辑设计的有效性。附录提供了三种不同版本处理器实现的源代码。
  • 基于 Verilog 的单周期 MIPS CPU 设计（支持42条指令）
    优质
    本项目设计并实现了一个基于Verilog语言的单周期MIPS处理器，能够执行包括算术、逻辑和控制转移在内的42种不同指令。 实验内容（ISA2新增3条指令） - 使用硬件描述语言（Verilog）设计MIPS CPU，支持以下指令集： - ISA1 = {ADD/ADDU/SUB/SUBU/SLL/SRL/SRA/SLLV/SRLV/SRAV/AND/OR/XOR/NOR/SLT/SLTU/ADDI/ADDIU/ANDI/ORI/XORI/LUI/SLTI/SLTIU/LB/LBU/LH/LHU/LW/SB/SH/SW/BEQ/BNE/BGEZ/BGTZ/BLEZ/BLTZ/J/JAL/JR/JALR}，共42条指令。 - ISA2 = {add, sub, addu, subu, addi, ori, lui, and, andi, or,nor，slt, sltu, sll, srl,sllv,srlv,lw,sw,beq,bne,j,jal,jr}，共24条指令。 - 使用仿真软件Modelsim对存在数据冒险和控制冒险的汇编程序进行仿真实验。实验文件包含源代码以及详细的实验报告。
  • 单周期CPU的31条MIPS指令
    优质
    本项目详细介绍并实现了一个能够执行31条基本MIPS指令的单周期CPU设计。通过Verilog硬件描述语言编程，展示了数据路径、控制单元及寄存器组的具体构造方法。 本科生计算机组成原理课程大作业使用Xilinx N4开发板实验实现31条MIPS指令单周期CPU，该设计可以通过前仿真但不能下载到硬件板上运行，具体原因尚未查明。
  • 多周期CPU的54条MIPS指令
    优质
    本文探讨了在多周期CPU架构中实现54条MIPS标准指令的方法，深入分析每条指令的执行流程和硬件设计需求。 本科生计算机组成原理课程的大作业使用了Xilinx N4开发板，在实验过程中实现了包含54条指令的多周期MIPS指令集CPU的设计。
  • 32位MIPS单周期CPU
    优质
    本项目设计并实现了一个基于32位MIPS指令集的单周期处理器。该CPU能够执行基本算术、逻辑运算及数据传输等操作，适用于教学和小型应用场合。 32位MIPS单周期CPU可以实现16条指令。