CPU设计报告及代码，属于计算机组成原理课程的大作业。

简介：
计算机组成原理实验报告详细阐述了简单CPU的VerilogHDL设计。首先，报告明确了设计的核心目的：1. 深入理解微程序控制器的基本运作机制；2. 利用Verilog HDL语言在Max Plus2仿真器中对CPU模型进行精确的仿真模拟。其次，报告界定了清晰的设计目标，包括：1. 设计出一个能够有效执行各种基本指令的CPU模型，涵盖指令运算、数据传输、输入输出以及转移指令等功能；2. 实现乘法运算功能，并参考了网络上提供的相关资料。最后，报告提供了CPU的结构信息：1. 报告附有CPU结构图（如图1所示）；2. 对CPU构成各个部件进行了详细说明，例如，当XXX_B为1时，XXX部件将输出信号发送到总线上；当LDYYY为1时，在T2上升沿到来时，总线上的数据将被输入到YYY部件。