
在Vivado中利用Verilog和FPGA进行边缘提取及其测试基准的设计
5星
- 浏览量: 0
- 大小:None
- 文件类型:None
简介:
本项目旨在Vivado环境下使用Verilog语言设计并实现基于FPGA的图像边缘检测算法,并完成相关测试基准的确立。
基于FPGA的边缘提取技术可以在Vivado环境中利用Verilog语言实现图像的边缘检测功能。
全部评论 (0)
还没有任何评论哟~


简介:
本项目旨在Vivado环境下使用Verilog语言设计并实现基于FPGA的图像边缘检测算法,并完成相关测试基准的确立。
基于FPGA的边缘提取技术可以在Vivado环境中利用Verilog语言实现图像的边缘检测功能。


