基于Verilog设计的抢答器。

简介：
实现的功能包括：首先，开发了一个为选手提供题目的准备时间——一个持续十秒的倒计时器，以及一个用于答题环节的持续六十分钟的倒计时器。其次，设计并实现了三人同时抢答的电路系统。此外，还设计了利用LCD1602显示器实时呈现当前比赛状态的功能。具体状态如下：(1) 在抢答前，屏幕会显示“Begin!”和当前问题的编号（共计五题），例如“Question-x”。(2) 如果在十秒的抢答时间内无人进行抢答，系统将显示“Fail to quiz!”并提示“Next!”。(3) 选手抢答后，屏幕会显示抢答选手的姓名，例如“Respondent”“Zhangsan”。(4) 当选手成功抢到问题时，该选手的指示灯会亮起，完成回答或超时后指示灯将熄灭。(5) 如果选手在六十分钟的回答时间内未能完成问题解答，系统将显示“Failure!”。反之，如果在有效的十秒内完成回答，裁判将对答案的正确性进行判断并分别显示“Congratulation！+10”或“Failure!”。(6) 整个竞赛包含五道题目，当完成所有题目时，系统将显示“End of the quiz!”。最后，设计并实现了一个计分器模块，能够实时展示选手的得分情况（每答对一道题得一分，每答错或超时扣除一分）。