详解ZYNQ UART16550的应用（涵盖Vivado项目、设备树、内核设置及操作指南），PL构建九路UART16550通信接口

简介：
本教程深入解析在ZYNQ平台上使用UART16550的全过程，包括创建Vivado项目，配置设备树和内核参数，并提供详细的操作指导。特别聚焦于通过PL设计实现九路独立UART16550通信接口。 项目实施过程中采用了Zynq系列芯片，但由于该芯片的PS侧仅提供两路串口接口，无法满足实际需求。因此需要从PL侧扩展出多路串口。虽然网上有相关的使用步骤介绍，但这些资料不够详细且缺少很多细节信息，导致调试难度较大。本段落基于Vivado工程在PL侧实现9路UART16550以完成串口的扩展。 首先，Xilinx提供了两种常用的AXI接口的串口IP核：uart16550和uartlite，并对这两种IP核进行了比较，指出了各自的优缺点及适用场景。然后，在Vivado工程中实现9路UART16550，顶层文件使用Verilog代码实现了串口收发管脚短接功能。 接着文档介绍了如何自动生成设备树，并详细说明了不同版本内核配置项的改动情况（附有截图）。此外还展示了上板子调试过程中的/dev下设备节点以及环路测试结果。最后提出了一些调试过程中需要注意的问题和建议。