本项目为基于Verilog编写的电子设计自动化（EDA）课程作业，实现了一个支持四名选手参与的抢答器系统，具备复位和计时功能。
利用EDA实训仪的I/O设备与PLD芯片来构建一个智能电子抢答器系统。该抢答器可同时容纳四组参赛者进行竞答，并为每组配置了一个独立的按键以供使用。
此电路具备识别并锁定首个有效抢答信号的功能，即当主持人按下复位按钮后启动计时，在有选手成功响应的情况下，八段数码管将显示出抢先回答者的编号。与此同时，扬声器会发出“嘟嘟”的提示音，并保持3秒钟的持续时间；在此期间内电路自动进入自锁状态，拒绝接收其他参赛者提交的新抢答信号。
此外还设计了一套计分机制，在比赛开始前各组均被赋予100基础积分。每一轮问答结束后由主持人根据答案正确与否进行相应的分数增减操作：回答准确则增加10分；反之若出错，则扣除相应数值的积分。
最后，为了确保竞赛规则得到遵守，特别增设了违规报警系统，在检测到任何提前或延迟抢答行为时触发喇叭警告，并通过显示屏标示具体的犯规团队编号。
5星
