本项目利用MATLAB和SDR技术实现MP型功率放大器的数字预失真仿真,旨在改善信号传输质量,减少带外辐射和互调干扰。
在软件定义无线电(SDR)系统中的功放数字预失真MP型号的研究工作中,由IIT Roorkee的Meenakshi Rawat教授的部分实习生完成了MATLAB代码仿真工作。整个系统的实现包括Verilog封装顶层模块文件和MATLAB代码,并且这些内容是保密的。
该系统级架构在Xilinx Vivado中进行设计,适用于Zynq-7000 XC7Z045-2FFG900C SoC硬件平台上的ZC706评估板。AD9371射频收发器被用作硬件设置的一部分,在片上系统(SoC)平台上实现了一种基于SDR的收发器系统,该系统包含高速Arm嵌入式处理器和可重新配置的FPGA。
由于功放在饱和区具有非线性行为,因此在输出端会产生相邻通道中的频谱再生失真。这种现象通常以相邻信道泄漏功率比(ACPR)的形式表示。为了提高效率并保持良好的线性度,需要扩大PA的工作区域至更接近其线性的部分。
鉴于此,在任何SDR收发器系统中,功放的线性化都是一个重要的方面,旨在提升系统的功率和频谱效率。在仿真与测量过程中使用了具有20MHz带宽及11dB峰均功率比(PAPR)特性的长期演进(LTE)信号作为测试对象。