基于FPGA的ASK调制与解调及位同步的Vivado项目实现

简介：
本项目采用Xilinx Vivado平台，在FPGA上实现了ASK调制与解调以及位同步功能，适用于通信系统的信号处理。 FPGA实现ASK幅度键控调制、包络检波解调及位同步的Vivado工程包括完整工程文件与MATLAB仿真设计文件。输入比特速率为1Mbps，采样频率为10MHz。AskMod.v模块用于实现幅度键控调制功能；AskMod_Beamform.v模块则负责基带波束成形和幅度键控处理，在顶层文件中例化一个即可使用；而AskDemod.v模块实现了2ASK解调，同样采用10MHz的采样频率。包络检波通过低通滤波器完成，位同步则利用数字锁相环技术实现。 经过行为仿真测试后发现，当系统达到位同步状态时，解调模块能够准确还原出原始输入数据。