基于低功耗的CMOS三值四输入全加器设计与应用（2011年）

简介：
本研究于2011年提出了一种新型CMOS三值四输入全加器的设计方法，旨在实现更低能耗下的高效运算。该创新性设计在电路复杂度和能源效率之间实现了良好的平衡，为低功耗电子设备的应用提供了新的解决方案。 针对传统三值全加器未能充分利用进位信号的问题，提出了一种新型的四输入三值全加器电路结构，并采用CMOS技术设计了这种全加器。相比传统的三值三输入全加器，新设计将原有的三个输入增加到四个，并且把原本二值的进位信号改为三值信号。所提出的四输入全加器增加了处理的信息量，提高了进位端口的利用率，在大规模电路设计中可以减少所需的加法器模块数量，并降低芯片面积和管子数。基于此新型全加器结构，还设计了三个四位三值数串行加法电路。通过Hspice模拟验证，所提出的电路具有正确的逻辑功能，与传统设计方案相比，能更有效地处理大量信息。