高速低功耗开环余量放大器在流水线模数转换器中的设计（2008年）

简介：
本文探讨了高速低功耗开环余量放大器的设计，并详细研究其在流水线模数转换器中的应用，以提升整体性能。发表于2008年。 为了减少流水线模数转换器（ADC）中的余量放大器的功耗并提高其速度，我们提出了一种新的开环余量放大器结构及其增益控制方法。该放大器采用简单的差动对设计，并通过复制电路和一个差分差值放大器来调节主放大器输入管的跨导，从而稳定了开环余量放大器的增益。这种新型放大的结构能够在低电源电压下运行，并且不需要共模反馈电路，在功耗与响应速度方面相比采用共源共栅结构及共模反馈的传统开环放大器具有明显优势。仿真结果显示，所提出的开环余量放大器仅消耗5.5毫瓦的功率，在满幅度阶跃输入的情况下，其输出建立时间小于3纳秒。该新型放大的应用表明它在实际操作中表现出色。