数字逻辑课程项目——多功能电子钟

简介：
本项目为《数字逻辑》课程设计之成果，开发了一款具备计时、闹钟及日历功能的多功能电子钟。该作品集成了时间显示与设置、闹钟提醒等实用功能，采用Verilog语言进行电路描述，并通过FPGA实现硬件验证。 该数字钟控制器具备24小时制计时、显示整点报时、时间设置及闹钟功能，并设计精度为1秒。 系统输入包括控制信号K（用于校准）与set（定时转换），以及采用1024Hz的时钟信号clk。输出则包含LED显示屏和蜂鸣器声音信号。 多功能数字钟控制器的功能概述如下： 计时：在正常工作状态下，该设备每天按照24小时制进行计时并显示时间，期间蜂鸣器保持静默，在每个整点发出报时声。 校准：当处于计时状态且按下set键后，可进入调整时间的模式。通过连续按压k键可以切换到分钟和秒数的设置界面，并在完成设定操作第三次按回k键之后返回正常显示状态。 1. 小时时钟调节状态下，小时数字会以4Hz频率闪烁并递增计数； 2. 分钟时钟调整阶段下，相应的分针数码管将以同样的方式改变数值； 3. 秒复位模式中，则将当前秒值重置为零，并通过闪烁的显示来指示这一过程。 整点报时功能：当到达每小时的最后一分钟（即59分）内，在第51、53、55和57秒分别发出频率为512Hz的低音信号；在该分钟后的一秒钟立即触发一个频率达到1024Hz的高音频报警，以此宣告新时间周期开始。 显示：采用扫描方式驱动六个LED数码管来依次展示小时数、分钟与秒钟。