Advertisement

boc.zip_GPS编程_Verilog版_

  • 5星
  •     浏览量: 0
  •     大小:None
  •      文件类型：None

简介：
本资源包包含了使用Verilog编写的GPS相关程序代码，适用于BCF788系列模块，提供详细的注释和示例，适合初学者快速入门。 boc信号生成模块用于产生北斗boc调制信号。

全部评论 (0)

还没有任何评论哟~
客服
客服
客服关闭
  • boc.zip_GPS编程_Verilog版_
    优质
    本资源包包含了使用Verilog编写的GPS相关程序代码，适用于BCF788系列模块，提供详细的注释和示例，适合初学者快速入门。 boc信号生成模块用于产生北斗boc调制信号。
  • AD5761.rar_AD5761 16位DAC编程_AD5761 Verilog_AD5761应用_Verilog DAC
    优质
    本资源包含AD5761 16位DAC器件的Verilog代码和应用说明，适用于需要使用该DAC进行数字模拟转换的设计者和技术人员。 利用Verilog语言，在FPGA中实现对16位DA芯片AD5761的输出电压进行编程设置。
  • BCH_EncoderMod_BCH码_verilog的BCH编解码_BCHverilog_
    优质
    本项目提供了一种基于Verilog语言实现的BCH（Bose-Chaudhuri-Hocquenghem）编码和解码方案，适用于数字通信中的错误检测与纠正。通过硬件描述语言编写，便于FPGA等硬件平台上的应用开发。 BCH编解码的Verilog代码用于无线通信中的纠错码。
  • 夏宇闻_verilog版本.pdf
    优质
    《夏宇闻_verilog版本》是一份关于电子设计自动化（EDA）中Verilog硬件描述语言的应用教程或项目文档，适合学习和参考。 夏宇闻_verilog.pdf夏宇闻_verilog.pdf夏宇闻_verilog.pdf
  • 华为_VERILOG语言的编写规范
    优质
    本手册详细介绍了华为公司内部VERILOG硬件描述语言的标准书写规则和最佳实践，旨在提升设计代码的一致性和可维护性。 学习FPGA语言并遵循华为公司的官方编写规范对我们自学FPGA是非常有帮助的。
  • DDS.rar_DDS波形_Verilog DDS仿真_dds营销_verilog三角波_verilog正弦波
    优质
    本资源包包含DDS（直接数字合成）相关资料，包括Verilog实现的正弦波与三角波生成代码及DDS仿真的详细说明，适用于深入研究和学习。 我们小组完成了一个月的DDS项目开发，程序核心采用Verilog HDL编写，并包含仿真波形展示。该系统能够输出正弦波、方波及三角波，并且步进可调。频率范围覆盖1Hz到10MHz。
  • Ethernet_Verilog.zip_1000M_Ethernet_FPGA_UDP_FPGA实现_verilog
    优质
    本资源包包含一个用于FPGA的千兆以太网（1000M）UDP协议实现的Verilog代码，适用于网络通信应用开发与研究。 1000M以太网UDP协议在FPGA上的实现源码已经测试通过。
  • fpga_i2c_IIC_ac620_i2c_control_小梅哥_verilog
    优质
    本项目由小梅哥开发，基于Verilog语言实现FPGA上的I2C（即IIC）通信控制。特别适用于AC620平台，提供高效可靠的I2C总线操作方案。 使用Verilog编写的I2C控制器非常高效简洁，并已广泛应用于各种场合，如摄像头配置、电容触控屏读取等。该控制器已在小梅哥AC620开发板上验证通过。
  • 通过Verilog编程FPGA利用IIC读取MPU6050数据_Verilog MPU6050、MPU9250源码
    优质
    本项目介绍如何使用Verilog语言在FPGA上实现IIC协议，以读取MPU6050（及兼容的MPU9250）传感器的数据。提供详细的代码示例与注释，适用于硬件设计初学者和进阶者。 使用Verilog HDL语言编写IIC协议，在FPGA上读取MPU6050的数据。其他通过IIC接口进行数据读取的器件操作方法类似。
  • FPGA卷积码程序_verilog.zip_卷积编码_VERILOG实现卷积_FPGA卷积
    优质
    本资源提供基于Verilog编写的FPGA卷积码程序代码，适用于通信系统中卷积编码的设计与验证。包含完整的工程文件和测试例程，便于学习和应用。 用Verilog语言在FPGA上实现卷积程序。