
阵列除法器的设计——基于组成原理课程的实践
5星
- 浏览量: 0
- 大小:None
- 文件类型:None
简介:
本项目旨在探索阵列除法器设计,结合《组成原理》课程理论知识,通过实际操作加深对计算机硬件结构的理解,提升数字逻辑设计能力。
阵列除法器是一种并行运算部件,采用大规模集成电路制造而成。相比早期的串行除法器,阵列除法器不仅所需的控制线路更少,并且能够提供令人满意的高速运算速度。阵列除法器存在多种形式,例如不恢复余数阵列除法器和补码阵列除法器等。本次实验设计的是加减交替阵列除法器。
全部评论 (0)
还没有任何评论哟~


