《Concept HDL原理图设计（三）》深入探讨了使用HDL语言进行电路设计的方法与技巧，是学习和掌握现代电子设计自动化技术的重要资料。
在前面两节课学习了平铺原理图和层次原理图的绘制之后，接下来的工作就是对整个项目的后处理阶段包括：打包、全局检查、输出以及打印等操作。
### Concept HDL 原理图设计后处理详解
#### 一、原理图设计打包
原理图设计的打包是整个项目后处理流程的重要环节之一。它涉及将设计过程中的各项数据和信息整合在一起，形成一个完整的可以进一步处理的项目文件。在Concept HDL软件中，具体操作如下：
1. **启动打包**
- 方式一：通过菜单栏选择`File > Export Physical`命令。
- 方式二：点击项目管理界面中的`Design Sync`按钮，在下拉菜单中选择`Export Physical`。
无论是哪种方式都能启动打包界面。
2. **解析打包界面**
打包界面主要包括以下三个部分：
- **Package Design**
- **Preserve**: 默认选项，保留上次的打包信息。
- **Optimize**: 将设计重新打包使其更加紧凑。
- **Repackage**: 忽略原有信息并生成新的打包信息。
- **Advanced**：提供更详细的设置选项。
- **Regenerate Physical Net Names**
如果更改了网名长度或者需要将设计导入到旧版本的Cadence（例如13.6版），则需勾选此选项以重新生成物理网名。
- **Back Annotate to Schematic Canvas**
将打包过程产生的信息反标注回原理图，更新变更的信息。注意这不是从PCB中获取信息的过程。
3. **全局检查**
在执行打包时，Concept HDL会进行设计的一致性和完整性检查，并在检测到逻辑错误时弹出提示框指导修正。
4. **完成提示**
打包完成后软件将显示一个对话框告知用户操作已完成。此时可以继续后续步骤。
#### 二、原理图设计的电气特性检查
除了常规检查，还需进行更细致的电气规则检查：
1. **执行电气规则检查**
- 菜单栏中选择`Tools > Packager Utilities > Electrical Rules Check`命令。
弹出对话框允许用户根据需要选择要检查的具体项目。
2. **查看结果**
完成后，Concept HDL会生成警告信息，设计者需据此调整和优化原理图。
#### 三、输出
完成打包与电气规则检查之后，进行以下步骤：
1. **网表的导出**
- 菜单栏中选择`Tools > Packager Utilities > Netlist Reports`命令。
导出包含电路连接所有细节信息的网表文件。这是设计的重要部分。
通过上述解析可以看出Concept HDL原理图后处理阶段包括打包、全局检查和输出等关键步骤，这些对于确保设计一致性、准确性和可生产性至关重要，并有助于提高质量及减少后续问题。
5星
