
【FPGA】【Verilog】【AX301】简易四则运算计算器设计
5星
- 浏览量: 0
- 大小:None
- 文件类型:None
简介:
本项目基于FPGA平台和Verilog语言,利用AX301开发板实现了一个简易四则运算计算器的设计与验证,适合初学者学习数字逻辑设计。
可以实现包括负数的加减乘除运算的计算器。
全部评论 (0)
还没有任何评论哟~


简介:
本项目基于FPGA平台和Verilog语言,利用AX301开发板实现了一个简易四则运算计算器的设计与验证,适合初学者学习数字逻辑设计。
可以实现包括负数的加减乘除运算的计算器。


