本项目为北京大学数字电路课程设计作品，主要内容是基于八位数字抢答器的电路设计。通过该设计，学生能够掌握和应用基础数字逻辑知识，提升实际动手能力与团队协作技能。
设计内容：
1. 利用各种器件设计一个多路智力竞赛抢答器。
2. 使用电路板对所设计的电路进行检验。
3. 总结并分析验证后的电路设计方案。
学习要求：
复习编码器、十进制加/减计数器的工作原理，掌握可预置时间定时电路的设计方法，并理解时序控制电路。画出抢答器整机逻辑图，了解智力抢答器的工作机制及其设计流程，熟悉各种元器件的功能和应用。例如：555定时器、优先编码器74LS148、RS锁存器74LS279以及十进制同步加/减计数器74LS192等。同时学会分析电路图，并理解每个设计环节的原理，确保在遇到问题时能迅速定位错误原因。
设计要求：
1. 抢答器可供8名选手或代表队使用，分别用S0至S7表示。
2. 设计一个由主持人控制的系统清除和抢答开关。
3. 抢答器应具备锁存与显示功能。当参赛者按下按钮时，其编号被锁定并持续显示直到主持人清空为止。
4. 具备定时抢答机制，允许主持人为每次竞赛设定时间（如30秒）。启动“开始”键后，计时器倒计时，并在扬声器中发出短暂的声响（大约半秒钟）。
5. 参赛者需在限定时间内进行抢答。若成功抢占，则定时停止并显示参赛者的编号和其抢答时间；直到主持人清空为止。
6. 若设定的时间已过而无人响应，系统会报警且禁止继续抢答，并将计时器重置为00以表示无效的抢答尝试。
5星
